成都海擎科技有限公司
电话：028-65065822
邮箱：cdhaiqing@163.com
联系人：袁女士
地址：成都市高新区天府三街69号
射频信号收发设备
1 概要
为满足下一代无线通信技术的高性能、多通道、全频段、可重构的智能无线电平台的要求，成都海擎科技有限公司凭借在软件无线电领域的深厚工程积淀与核心技术积累，自主研发了高性能射频信号收发设备(型号为HQ-RFRXTX-A125)，该型号设备的推出，可通过软件无线电架构和实时处理计算加速技术，构建多功能、可重构和可扩展的IP集成和运行环境。射频信号收发设备射频频率范围支持HF、UHF、L、S、C、X波段；具有4个发射和4个接收通道，单通道具有400MHz的瞬时带宽；提供1个PCIe接口、1个以太网接口、1个参考时钟、1个PPS(秒脉冲)接口；板载FPGA为Zynq UltraScale+XCZU28DR；处理器为四核ARM Cortex-A53，频率为1.2GHz。射频收发设备如下图。
图 1射频收发设备示意图
2 设备设计
2.1组成及原理
射频信号收发设备主要采用成熟的模块与套件，射频收发设备主要包含前端收发模块和数字处理套件，其框图如下所示。
图 2射频收发设备框图
前端收发模块具备4个发射和4个接收通道，能接入时钟与同步及天线输入。链路主要包括低噪声放大器（LNA）、带通滤波器（BPF）、混频器（上变频、下变频）、中频滤波器、可变增益放大器（VGA）等单元。
数字处理套件，采用商用的成熟设计平台，也是一个快速、全面的射频模数信号收发的原型设计平台，该平台集成的 RF-DAC 和 RF-ADC 功能、软决策前向纠错 （SDFEC）、FPGA 架构和 RFSoC 功能，还包括控制器和数据传输接口，本平台的SOC选用XCZU28DR芯片。
2.2前端模块
前端模块主要负责宽带信号的接收和发射。包括宽带信号接收、宽带信号发射、信号调制、变频处理、本地振荡器频率合成和控制与监控。最核心是接收和发送链路的设计。该设备的接收和发送链路设计如下图所示。
图 3接收和发送链路
2.2.1链路流程
1) 接收链路：该链路的任务是将接收到的射频信号下变频到中频并进行数字化处理，其步骤如下：
a)信号接收：天线接收射频信号（从HF到X波段），通过带通滤波器（BPF）滤除带外干扰信号，再通过低噪声放大器（LNA选用 20dB至30dB，NF≤3 dB）放大接收信号，提高信噪比；
b)下变频：射频信号与本地振荡器（LO）信号通过混频器混频，下变频到中频（IF），再通过中频滤波器（IF filter）滤除中频信号中的带外噪声；
c)信号调理：射频信号通过可变增益放大器（VGA）强度动态调整增益（增益范围：0 dB 至 60 dB），确保信号在最佳范围内，再经过模数转换器（ADC），将中频信号转换为数字信号（分辨率为12 位），传到RFSOC进行处理；
d)数字处理：数字化信号通过JESD204B 接口传到RFSoC 进行处理。
2) 发射链路：发射链路的任务是将中频信号上变频到射频，并进行发射，其步骤如下：
a)信号生成：RFSOC生成中频数字信号，通过DAC将数字信号转换为模拟信号（分辨率为14 位）；
b)信号调理：模拟信号通过可变增益放大器（VGA），根据输出功率需求动态调整增益，再通过带通滤波器（BPF）滤除带外杂散信号；
c)上变频：中频信号与本地振荡器（LO）信号通过混频器进行信号混频，上变频到射频（RF），通过功率放大器（PA）放大射频信号，确保足够的发射功率，最大发射功率可超过15dBm ，小于20dBm ；
d)信号发射：放大的射频信号通过带通滤波器（BPF），滤除发射信号中的带外杂散，再通过天线将射频信号发射到空中。
3) 本地振荡器频（LO）：RX 和 TX 共享 LO：LO 为混频器提供本地振荡信号，用于下变频和上变频，频率范围：HF 至X波段，采用宽带频率合成器，支持频率调谐，为了减少 LO 杂散，LO 合成器输出使用最小频率为 3.2 GHz 的模拟带通滤波器进行滤波，当将两个通道编程为相同的频率时，LO 将有意以不同的频率运行。各种 LO 和 NCO（数字控制振荡器） 频率的组合仍然导致相同的中心频率。
4) 超外差收发设计：设计两个 IF 级。第一级混频将RF信号转换为高中频信号，第二级混频将高中频信号转换为低中频信号，然后该信号进入I/Q解调器，将调制的中频信号解调为基带信号。超外差接收和发送过程路径几乎是对称，每一级超外差接收机处理流程如下：
图 4超外差接收信号处理流程图
2.2.2设计
1) 宽带设计：频率范围设计覆盖HF至 X波段，选择宽带器件（如 LNA、混频器、滤波器等），以及超外差收发设计（第二个 IF 级仅用于低于 3 GHz 的中心频率，高于该频率时（高于3GHZ），所需的中心频率将成为第一个中频 （IF1）。第二个 LO 级始终使能，并将 IF 移动到 1 到 2 GHz 之间的值，为了减少 LO 杂散，LO 合成器输出使用最小频率为 3.2 GHz 的模拟带通滤波器进行滤波。ADC/DAC将直接对 IF 进行采样，并以数字方式与 DC 进行下变频或从 DC 下变频。），确保覆盖所需的频率范围。
2) 噪声系数：为了提高接收灵敏度，优化滤波器的插入损耗，减少噪声引入，LNA设计选用噪声系数低的 LNA（NF≤ 2 dB，增益20 dB 至 30 dB，噪声系数≤3dB）、本地振荡器（选用 LMX2572，PLL标称1/f噪声：–123.5dBc/Hz）、混频器设计采用高线性度的混频器，降低非线性引入的误差等，则接收通道噪声系数能控制在10 dB以内。
3) 高带宽设计：每通道最高采用速率超过2GHz（详见5.1.1.2.2.3.5RF-ADC/DAC 电气特性参数部分），根据奈奎斯特理论，带宽可支持1 GHz，实际通过数字滤波保留 400 MHz 有效带宽是可行的；宽带直采、数字下变频优化、多通道同步机制等设计下，接收能够稳定保障 400 MHz 瞬时带宽。
4) 增益控制与输入功率：防止输入过载且保持稳定，接收射频信号RX每个通道的带通滤波器（BPF）前，设计四个动态频谱接取（DSA）模块组成，每个 DSA 的增益范围为 15 dB，低频段（3GHz以内）2个，高频段4个。
5) 增益控制与输出功率：防止输出过载且保持稳定。发射射频信号TX每个通道在混频后，设计有三个与增益相关的元件： 两个DSA和一个放大器。前者的单个增益范围为 31 dB。放大器（较频段，用标称增益为 14 dB，高频段，用标称增益为 21 dB），放大器可以旁路。可保证最大输出功率可达20dBm。
2.3后端模块
XCZU28DR隶属于Xilinx Zynq UltraScale+ RFSoC系列，该系列是业界唯一单芯片自适应射频平台。Zynq UltraScale+ RFSoC 系列可为模拟、数字和嵌入式设计提供适当的平台，从而可简化信号链上的校准和同步。多代产品系列包含广泛的器件类型，具有不同的直接 RF 性能，可满足各种频谱需求和使用案例。在 RFSoC 架构中集成数千兆采样 RF 数据转换器和软判决前向纠错 (SD-FEC)，配有 四核 ARM Cortex-A53（频率为1.2GHz）和双核ARM Cortex-R5实时处理器。Zynq UltraScale+ RFSoC系列集成了实现完整的软件定义无线电所需的关键子系统，Zynq UltraScale+ RFSoC的关键单元见下图所示。
图 5关键组件原理
2.3.1处理系统（PS）和可编程逻辑（PL）
Zynq UltraScale+ XCZU28DR 由于其强大的处理能力和灵活的可编程逻辑，适用于多种射频和信号处理应用场景。Zynq UltraScale+ RFSoC的PS由两个处理子系统构成：双核Cortex-R5F实时处理子系统，包括低功耗域的锁步RPU（实时处理单元）；应用子系统含一个基于四核、64位 ARM Cortex-A53 处理器的APU（应用处理单元）.
2.3.2数字前端（DFE）概述
Zynq UltraScale+ RFSoC DFE 设备包含集成的 IP 核心，可执行 5G 无线电所需的许多 DFE 功能。随着新的无线电标准快速演进以适应 5G，将集成的 DFE IP 与可编程逻辑的灵活性相结合，提供了一种低风险、灵活的 5G 实施方法。
2.3.3软判决前向纠错（SD-FEC）概述
一些Zynq UltraScale+ RFSoC包括高度灵活的软判决前向纠错（FEC）模块，用于解码和编码数据，以控制在不可靠或嘈杂的通信信道中传输数据时产生的错误。SD-FEC模块支持低密度奇偶校验（LDPC）解码/编码以及Turbo解码。
2.3.4RF数据转换器
Zynq UltraScale+ RFSoC包含一个RF数据转换子系统，其中包含多个射频模数转换器（RF-ADC）和多个射频数模转换器（RF-DAC）。
2.3.5处理系统
Zynq UltraScale+ RFSoC 采用了一个四核 Arm Cortex-A53（APU，主频高达1.2GHz）和双核 Arm Cortex-R5F（RPU，主频高达500MHz）处理系统（PS），该PS架构图如下图所示。
图 6处理系统架构